Un défi énergétique majeur pour l’intelligence artificielle
Les modèles d’apprentissage profond consomment d’énormes quantités d’énergie, principalement à cause du trafic incessant de données entre le processeur et la mémoire. Chaque lecture, chaque écriture, chaque transfert nécessite de l’électricité, souvent bien plus que le calcul lui‑même. À l’échelle des datacenters, où des millions de puces fonctionnent en parallèle, ce gaspillage devient critique.
Une collaboration entre l’université du Texas et TSMC
Pour répondre à ce problème, des chercheurs de l’Université du Texas ont uni leurs forces avec le géant taïwanais TSMC, le plus grand fabricant de semi‑conducteurs au monde. Ensemble, ils ont conçu et produit en série une puce à mémoire magnétique dite SOT‑MRAM (Spin‑Orbit‑Torque Magnetoresistive RAM). Contrairement aux mémoires traditionnelles, chaque cellule de ce dispositif renferme un minuscule aimant dont l’orientation représente le bit « 0 » ou « 1 ». Cette technologie non volatile conserve l’information même en l’absence d’alimentation, éliminant ainsi le besoin de rafraîchissements constants.
Un nouveau mode d’écriture
Les versions antérieures de mémoires magnétiques forçaient le courant à travers le noyau magnétique, ce qui provoquait une usure rapide. La solution SOT‑MRAM utilise un fil métallique adjacent pour générer un champ de spin qui « pousse » l’aimant sans le traverser. Le résultat : une durée de vie nettement supérieure et une vitesse d’écriture accrue.
Calculs directement dans la mémoire
Les cellules sont disposées en grille, chaque intersection étant reliée à des lignes horizontales et verticales. Cette architecture permet d’exécuter des opérations logiques au sein même de la matrice, évitant le va‑et‑vient habituel entre le processeur et la RAM. Les chercheurs ont ainsi démontré trois types de tâches d’IA : inférence d’un réseau pré‑entraîné, entraînement de modèles et calcul de probabilités.
Des performances impressionnantes
Une opération d’écriture ne dure que deux nanosecondes et ne consomme que deux picojoules d’énergie. En comparaison, les mémoires classiques requièrent plusieurs centaines de picojoules pour la même action, soit un facteur de 5 à plusieurs centaines de fois plus élevé. Cette réduction drastique du coût énergétique ouvre la porte à des applications où la puissance disponible est limitée.
Surmonter la contrainte binaire
Un obstacle majeur résidait dans le fait que chaque cellule ne pouvait représenter que deux états, alors que les réseaux neuronaux utilisent généralement des valeurs continues entre 0 et 1. Les ingénieurs ont contourné ce problème en adaptant les algorithmes pour exploiter les extrémités tout en conservant une précision acceptable, grâce à des techniques de quantification avancées.
Vers une IA décentralisée
L’objectif n’est pas de remplacer les datacenters, mais de les compléter en déplaçant l’intelligence vers les périphériques : capteurs, caméras, robots ou même des prothèses. Imaginez une main robotique capable de ressentir la chaleur et de réagir instantanément sans envoyer les données à un serveur distant. Si une décision plus fine est requise, le dispositif pourra toujours se connecter au cloud.
En outre, la puce a été fabriquée sur des wafers complets dans les lignes de production de TSMC, prouvant que la technologie est prête à être intégrée à grande échelle sans nécessiter d’équipements de recherche spécialisés.
Cette avancée représente une double victoire : une consommation d’énergie réduite et une dépendance moindre aux infrastructures centralisées, deux leviers essentiels pour rendre l’IA réellement omniprésente.
Source: https://scientias.nl/ai-chips-energie-stroom-kunstmatige-intelligentie/
